KSDZ-XV6 EVM 是 XILINX Virtex-6 系列 FPGA 的系統(tǒng)設(shè)計(jì)開發(fā)環(huán)境,滿足高性能計(jì)算,串行連接和先進(jìn)存儲(chǔ)接口的設(shè)計(jì)需求.使用符合 ANSI 標(biāo)準(zhǔn)的 FMC 連接器,利用不同的標(biāo)準(zhǔn)子卡 可獲得功能擴(kuò)展和定制。
主要特性
Virtex-6 FPGA
XC6VLX130T-1FFG1156
配置接口
14-pin JTAG 插座
Digilent 在板仿真器(USB to JTAG) (選配)
64MB Platform Flash XL
128 MB Parallel (BPI) Flash (選配)
通信和網(wǎng)絡(luò)
10/100/1000 Tri-Speed Ethernet (GMII, RGMII, SGMII, MII)
SFP+ transceiver connector
GTX port (TX/RX) with four SMA connectors
UART R232/R485
USB 3.0 peripheral port
PCI Express?Gen1 8-lane (x8) and Gen2 4-lane (x4)
存儲(chǔ)器
DDR3 SODIMM (2GB)
Linear BPI Flash (128 MB) (同時(shí)可用于配置, 選配)
IIC EEPROM (32 Kb）
時(shí)鐘
200 MHz oscillator (differential)
125 MHz oscillator (differential)
SMA connectors for external clock (differential)
GTX clock port with two SMA connectors(選配)
任意頻率合成器(選配)
輸入/輸出
ＨＤＭＩ輸出(選配)
ＣＦ卡插座
８個(gè)帶ＬＥＤ的用戶３.３ＶI/O
48 腳ＤＩＮ并行單端接口（擴(kuò)展ＡＲＭ，ＤＳＰ等） 兩個(gè)SMA的 User GPIO (選配)
Two FMC expansion ports
High Pin Count (HPC)
Eight GTX transceivers
160 SelectIO™ interface signals Low Pin Count (LPC)
One GTX transceiver
68 SelectIO interface signals
電源
１２Ｖ@5A AC-DC 電源
密鑰保持超級(jí)電容(選配)
LCD 模塊
480x800 LCD 圖形顯示屏 4x4 鍵盤
S1D13517 顯示控制器 2MB SDRAM 顯示內(nèi)存 背光亮度 PWM 可調(diào)
FMC ADC/DAC 模塊
FMC ADC/DAC 模塊是擁有雙通道高速 A/D 和雙通道高速 D/A 的 FMC 子卡.子卡中的兩個(gè) 14 位 A/D 通道和兩個(gè) 16 位 D/A 通道使用超低抖動(dòng)可編程時(shí)鐘合成器,并鎖定在用戶提供的參考 時(shí) 鐘 上 . 有 一 個(gè) 觸 發(fā) 輸 入 方 便 用 戶 控 制 采 樣 過 程 . FMC ADC/DAC 模 塊 符 合 ANSI/VITA57.1-2010 標(biāo)準(zhǔn).
在插入 HPC FMC 插座時(shí),FMC ADC/DAC 模塊還提供 1M*36 的 ZBT SRAM,總線時(shí)鐘頻率可達(dá) 250MHz. 板上擁有 ARM MCU,完成全部的配置與控制.通過 I2C 與載板通信.
主要特性
• 4個(gè)有效通道
- 2-channels 14-bit A/D up to 250 Msps - 2-channels 16-bit D/A up to 500 Msps
• VITA 57.1-2010 compliant
• Conduction Cooled option
• Single ended AC-coupled analog signals
• 6 SSMB connectors available
• 1M*36位 250MHz的ZBT SRAM
• ARM MCU完成全板配置與控制
• Clock Source, Sampling Frequency可配
• <0.2ps的超低時(shí)鐘抖動(dòng):
- internal clock source (VCXO) - external reference clock
• 靈活的電源管理
• HPC - High Pin Count Connector
• LVDS/2.5V IO signaling (Vadj)
|
當(dāng)前位置：
